Die letzten fünf bis zehn Jahre haben eine Technologieexplosion in Forschung und Entwicklung der Leiterplatte gebracht. Die größten Herausforderungen für Leiterplattenproduzenten stellten hierbei die Einführung des Laserbohrens sowie die notwendig gewordenen Design-Richtlinien von 100 µm Leiterbreite und Leiterabstand und die häufige Anwendung von „State of the Art“ Ball Grid Arrays (BGA) mit 800 µm Rastermaß dar. Die rasante Weiterentwicklung der Halbleiterbauteile bedingte immer kleinere Rastermaße, was für die Leiterplattenproduzenten eine weitere Herausforderung darstellt. Bereits die Reduzierung des Rastermaßes von 800 µm auf 500 µm ist ein großer Schritt für die Leiterplattenfertigung. Der derzeitig weitere Miniaturisierungsgrad macht jedoch den Übergang auf eine 75-µm-Technologie notwendig. Dadurch bricht für die Leiterplatte ein neues Zeitalter an. Die Leiterbreite und der Leiterabstand werden immer kritischer, und die kleiner werdenden Rastermaße benötigen kleinere Laserbohrungen. Damit steigen die Anforderungen an den Schaltungsträger extrem an. Vor allem die Basismaterialien und Registrationsverfahren müssen wesentlich verbessert werden, um diese Träger mit hoher Ausbeute und zu wettbewerbsfähigen Kosten produzieren zu können. Die Beibehaltung großer Arbeitsformate wird über Sieg oder Niederlage im Preiskampf entscheiden. Ausgehend vom Stand der Technik hat sich der vorliegende Beitrag zum Ziel gesetzt, dem Leser Erfahrungen und Zielvorstellungen der AT&S von der Etablierung dieser neuen Technologie näher zu bringen. Besonders hervorgehoben werden dabei die Bereiche Registration, Strukturierung, Basismaterial, Laserbohren, mechanisches Bohren sowie die zukünftig notwendigen neuen Oberflächen.