A Combined All-Digital PLL-Buck Slack Regulation System with Autonomous CCM/DCM Transition Control and 82% Average Voltage-Margin Reduction in a 0.6-to-1.0V Cortex-M0 Processor

被引：0

作者：

Sun, Xun ^{[1
]}

Kim, Sung ^{[1
]}

Rahman, Fahim Ur ^{[1
]}

Pamula, Venkata Rajesh ^{[1
]}

Li, Xi ^{[1
]}

John, Naveen ^{[1
]}

Sathe, Visvesh S. ^{[1
]}

机构：

[1] Univ Washington, Seattle, WA 98195 USA

来源：

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：302 / +

页数：3