A 1.2V 20nm 307GB/s HBM DRAM with At-Speed Wafer-Level I/O Test Scheme and Adaptive Refresh Considering Temperature Distribution

被引：0

作者：

Sohn, Kyomin ^{[1
]}

Yun, Won-Joo ^{[1
]}

Oh, Reum ^{[1
]}

Oh, Chi-Sung ^{[1
]}

Seo, Seong-Young ^{[1
]}

Park, Min-Sang ^{[1
]}

Shin, Dong-Hak ^{[1
]}

Jung, Won-Chang ^{[1
]}

Shin, Sang-Hoon ^{[1
]}

Ryu, Je-Min ^{[1
]}

Yu, Hye-Seung ^{[1
]}

Jung, Jae-Hun ^{[1
]}

Nam, Kyung-Woo ^{[1
]}

Choi, Seouk-Kyu ^{[1
]}

Lee, Jae-Wook ^{[1
]}

Kang, Uksong ^{[1
]}

Sohn, Young-Soo ^{[1
]}

Choi, Jung-Hwan ^{[1
]}

Kim, Chi-Wook ^{[1
]}

Jang, Seong-Jin ^{[1
]}

Jin, Gyo-Young ^{[1
]}

机构：

[1] Samsung Elect, Hwaseong, South Korea

来源：

2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC) | 2016年 / 59卷

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：316 / U440

页数：3

共 2 条