首页
学术期刊
论文检测
AIGC检测
热点
更多
数据
PCI桥接IP Core的Verilog HDL实现
被引:1
|
作者
:
宁佐林
论文数:
0
引用数:
0
h-index:
0
机构:
西安电子科技大学综合业务网国家重点实验室
宁佐林
邱智亮
论文数:
0
引用数:
0
h-index:
0
机构:
西安电子科技大学综合业务网国家重点实验室
邱智亮
机构
:
[1]
西安电子科技大学综合业务网国家重点实验室
来源
:
电子科技
|
2006年
/ 04期
关键词
:
PCI总线;
VerilogHDL;
IPCore;
ModemSim;
D O I
:
10.16180/j.cnki.issn1007-7820.2006.04.011
中图分类号
:
TP336 [总线、通道];
学科分类号
:
摘要
:
PCI总线是目前最为流行的一种局部性总线。通过对PCI总线一些典型功能的分析以及时序的阐述,利用VerilogHDL设计了一个将非PCI功能设备转接到PCI总线上的IPCore。同时,通过在ModelSimSEPLUS6.0上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现。
引用
收藏
页码:43 / 46
页数:4
相关论文
未找到相关数据
未找到相关数据