从低速存储器到高速FPGA配置的位流解压缩

被引：1

作者：

包朝伟 ^{[1
]}

刘仕东 ^{[2
]}

王佩宁 ^{[1
]}

机构：

[1] 深圳市国微电子有限公司

[2] 中兴通讯股份有限公司微电子研究院

来源：

科学技术与工程 | 2013年 / 13卷 / 24期

关键词：

FPGA; PDLZW算法; LZSS算法; 压缩; 解压缩; 数据吞吐率;

D O I：

暂无

中图分类号：

TN791 []; TP333 [存贮器];

学科分类号：

080902 ; 081201 ;

摘要：

如果配置FPGA的位流很大,存储位流的存储器就会需要更大的空间,同时配置时间也会很长。为了节约存储空间和提高配置速度,提出了一种解决途径,即在存储芯片(比如Flash存储器)内嵌一个解压缩结构。为了实现这个目标,讨论了两种压缩算法:PDLZW和LZSS。通过对这两种算法的改进,使其适合设计的要求:好的压缩比,解压缩器消耗硬件资源少和有较好的数据吞吐率。实验表明,提出的压缩和解压缩算法,不仅可以减少近30%的存储空间,还能提高将近一倍的数据输出速率。

引用

页码：7255 / 7261

页数：7