一种轨至轨10位逐次逼近模数转换器的设计

被引：2
作者：
陈铖颖
黑勇
胡晓宇
机构：
[1] 中国科学院微电子研究所
来源：
微电子学 | 2012年 / 42卷 / 05期
关键词：
轨至轨; 逐次逼近; A/D转换器; D/A转换器;
D O I：
暂无
中图分类号：
TN792 [];
学科分类号：
080902 ;
摘要：
设计了一款用于汽车电子MCU的轨至轨10位逐次逼近A/D转换器。采用单电容采样的DAC结构,保证A/D转换器的全摆幅输入范围。在后仿真验证中,采用频谱分析方法,标定寄生电容对DAC精度的影响,优化了版图结构。设计了片内低压差线性稳压器,提供稳定的电源电压信号。芯片采用GSMC 0.18μm 1P6M CMOS工艺实现。后仿真结果表明,在1.8V电源电压、51kHz输入信号频率、1MHz时钟频率下,无杂散动态范围(SFDR)为73.596dB,有效位数(ENOB)达到9.78位,整体功耗2.24mW,满足汽车电子MCU的应用需求。
引用
收藏
页码：601 / 604+608 +608
页数：5
相关论文
共 8 条
[1]  
用于温补晶振系统的12位逐次逼近型ADC设计与仿真[D]. 王鑫.电子科技大学 2009
[2]  
低功耗逐次逼近模数转换器的研究与设计[D]. 孙彤.清华大学 2007
[3]  
A succes-sive approximation A/D converter with 16-bit 200 kS/s in 0.6μm CMOS using self calibration and low power techniques. Neubauer H,Desel T,Hauer H. IEEE Int Conf Elec, Circ and Syst . 2001
[4]  
A 65-fJ/conversion-step 0.9 V 200-kS/s railto -rail 8-bit successive approximation ADC. Hong H C,Lee G M. IEEE Journal of Solid State Circuits . 2007
[5]  
A 1mW 10-bit 500KSPS SAR A/D converter. PARK J,PARK H J,KIM J W, et al. Iscas 2000: IEEE International Symposium on Circuits and Systems - Proceedings . 2000
[6]  
A2 7mW1MS/s10banalog-to-digital converter with built-in reference buffer and1LSB accuracy programmable input ranges. CONFALONLERI P,ZARNPROGNO M,GIRARDI F,et a1. Proc30th Euro Sol Sta Circ Conf . 2004
[7]  
A new charge redistribution D/A and A/D converter technique pseudo C-2C ladder. CONG L,BLACK W C. Proc 43rdIEEE Midwest Symp Circ and Syst . 2000
[8]  
Design of Analog CMOS Integrated Circuits. Razavi Behzad. . 2001
1